PATENT ABSTRACTS OF JAPAN

(11) Publication number: 03110867 A

(43) Date of publication of application: 10.05.91

(51) Int. CI H01L 29/784 (71) Applicant: **NIPPON INTER ELECTRONICS** (21) Application number: 01247999 CORP (22) Date of filing: 26.09.89 **FUJIMOTO SHINJI**

(72) Inventor:

(54) VERTICAL FIELD-EFFECT TRANSISTOR


(57) Abstract:

PURPOSE: To shorten a reverse recovery time by a method wherein a second layer of an N-conductivity type is exposed on one main surface of a substrate of the N-conductivity type and is brought into contact with a source electrode so as to pass the central part of a region of a P-conductivity type and a Schottky barrier diode region is formed in this part.

CONSTITUTION: A second layer 12 of an N-conductivity type is exposed on one main surface of a substrate 11 of the N-conductivity type and is brought into contact with a source electrode 18 so as to pass the central part of a region 13 of a P-conductivity type as a self-isolation region, a Schottky barrier diode region 21 is formed. As a result, in this structure the Schottky barrier diode 21 is connected in parallel between a drain electrode 19 and the source electrode 18 while a flywheel diode is left. Consequently, when an area and a shape of the Schottky barrier diode 21 are selected properly in a relationship with the flywheel diode, a forward rise voltage of the flywheel diode can be made higher than a forward rise voltage of the Schottky barrier diode 21. Thereby, a diode current flows preferentially in the

Schottky barrier diode, and a reverse recovery time of a built-in diode can be shortened.

COPYRIGHT: (C)1991,JPO&Japio



⑩ 日本国特許庁(JP)

① 特許出願公開

◎ 公 開 特 許 公 報 (A) 平3-110867

®Int.Cl.⁵

識別記号

庁内整理番号

❸公開 平成3年(1991)5月10日

H 01 L 29/784

97.00 T.W. 3 -- (1991) 9 /110 L

8728-5F 8728-5F

F H 01 L 29/78

3.21 K

審査請求 未請求 請求項の数 1 (全6頁)

図発明の名称 縦型電界効果トランジスタ

②特 頭 平1-247999

②出 顧 平1(1989)9月26日

⑩発 明 者 藤 本 慎 治 ⑪出 願 人 日本インター株式会社

神奈川県秦野市曽屋1204番地 日本インター株式会社内

一株式会社 神奈川県秦野市曽屋1204番地

明細書

1. 発明の名称

総型電界効果トランジスタ

2、特許請求の範囲

N導電型基板上に同一導電型で不純物濃度が前 記N溥佩型基板より低い第2のN溥姫型層と、こ の第2のN瑯電型層中に、接合部の輪部が前記N 導電型基板の一方の主表面に露出するP導電型領 域と、このP導電型領域中に設けられ、接合部の 輪部が前記一方の主表面に露出する第3のN苺池 型領域と、前記P導電型領域の表面に絶縁層を介 して形成したゲート低極と、前記第3のN準電型 領域と前記P蒔電型領域とを企識層により短絡し て形成したソース電板と、前記N時能型装板の主 表面と反対個となる主表面に形成したドレインほ 低とを有する縦型電界効果トランジスタにおいて、 前記P準電型領域の中心部を貫通するように前記 第2のN導電型層を設け、その表面を前記一方の 主表面に露出させ、前記ソース地極と接触させて ショトキーパリアダイオード領域を形成したこと

を特徴とする機型世界効果トランジスタ。

3. 発明の詳細な説明

[液業上の利用分野]

本発明は、早い逆回復時間(trn)を維持する 内蔵ダイオードを備えた縦型電界効果トランジス タに関する。

[従来の技術]

この程の従来の縦型電界効果トランジスタの構造の一部を第7図に示す。

特開平3-110867(2)

してゲート電板6が設けられている。

前記第3のN時世型領域4とP導電型領域3と を全面的に限う金属限7で短絡したソース電極8 を有し、また、前記N導電型35板1の主義面と反 対側となる主義面にはドレイン電極9を有する。

上記の構造の模型世界効果トランジスタは、自己分離領域としてのP専電型領域3と第2のN研 世型層2との間に形成されるPN接合型ダイオード10を上記ドレイン電極9ーソース電極8間に 並列に内滅した構造となり、これを等価回路的に 示すと数8回のようになる。

ことは当数トランジスタQeに内蔵されたフライホイールダイオードFD2中を電流が流れることになり、このトランジスタQeの部分には電流が流れていないことを意味してしている。

次に、縦型低界効果トランジスタQ」でQaのゲート電便G」でGaに、図示しない制御図路から別の電流経路、例えば世流経路Bとなるような信号を与えると、縦型世界効果トランジスタQeは、オフ状態からオン状態に変わるが、この時のスイッチング時間は、主として縦型低界効果トランジスタQeに内蔵されたフライホイールダイオードドD2の逆回復時間(terl)に左右されている。

その理由は、同じ大きさの低流に対し、ユニポーラ型素子として動作する模型世界効果トランジスタの部分と、バイパーラ素子として動作するPN接合ダイオードの部分とでは、応答時間に約3~1倍の遊があることに起因している。例えば模型電界効果トランジスタの部分のターンオンタイムおよびターンオフタイムが約200~300 nsccvあるのに対し、PN接合ダイオードの逆

回復時間 (t , ,) は、約1,000 n s e c と 扱いのが一般的であるためである。

上記のような内蔵フライホイールダイオンドの 逆回復時間(しい)は、スイッチング周波数が移 くなるにしたがい、しい時間内の損失が顕著となる。すなわち、しい時間内はブリッジ回路の上で で素子が短絡されているので、その時間投充した。 で素子が短絡時間といいは、素子耐圧が高くなも、 的には逆回復時間といいは、素子耐圧が高くなも、 従い、より低濃度で、かつ、より灰いエピタキシル原 中のキャリアのライフタイムが長くなり、より 中のキャリアのライフタイムが長くなり、 い逆回復時間となる傾向がある。したがって、 耐圧素子ほどその影響はさらに大きくにな

[発明が解決しようとする課題]

上記のように構成された従来の模型電界効果トランジスタに対し、その不都合を補うため、満子製作上あるいは回路技術上での対策が軽々ある。例えば、茶子製作上として、内蔵フライホイールダイオード中の逆回後時間(trc)を小さくする

ために、ライフタイムキラーとなる重金属を公知の方法でドープさせたり、電子線、中性子線等を 照射して結晶中にキャリアトラップを形成する方 洗客が採用されている。

しかしながら、これらの方法では、例えばしきい値電圧(Vin)の制御が困難になったり、オン抵抗(Ron)が高くなる傾向がある等の凝型電界効果トランジスタ自体の特性を摂なう危険性があるという解決すべき課題があった。

・また、回路技術上の対策としては、例えば知10回に示すように、フライホイールダイオードドDに、外付けのショットキーバリヤダイオードSBDを直列に接続し、ファースト・リカバリー・ダイオードFRDを縦型電界効果トランジスタのソースSードレインD間に並列に付加して電流経路を強制的に a から b に変更する方法も考えられている

しかしながら、上記の方法では部品点数の増大 を招来させること、また、図示の電流結路 c で示 すように、順方向導通時のショントキーバリヤダ

特別平3-110867(3)

イオードSBDによる原性圧損失を招来させること等で改善策としてはさほど得策ではないという 未だ解決すべき課題があった。

[発明の目的]

本現明は、上記のような各種題を解決するためになされたもので、何ら従来の製法に追加の工程を設けることなく、また、素子の性能を損なう危険性もなく、縦型電界効果トランジスタに内蔵されたフライホイールダイオードの逆回復時間(t ,,) を短縮し行る構造を備えた縦型電界効果トランジスタを進供することを目的とする。

[問題点を解決するための手段]

本発明の縦型世界効果トランジスタは、自己分離領域としてのP準電型領域の中心部を貫くように、第2のN専電型限をN導電型基板の一方の主表面に露出させてソース電極と接するようにし、ショトキーバリアダイオード領域を形成したものである。

[作用]

本発明の凝型電界効果トランジスタは、ドレイ

度がN・導電型装板11より低い第2のN‐導電型 関12が、エピタキシャル成長により形成されて いる。この第2のN·蘇毗型原12中に、接合部 の端部を、前記基板11の一方の主表面に露出す るP導電型領域13が選択的に形成されるが、こ の部分が従来の疑型世界効果トランジスタと大き くことなる。すなわち、この自己分離領域として のP溥世型領域13は、図示の点線20からも明 らかなように、従来では存在した中心部の深いP 導心型拡散層13は取り除かれている。換質すれ ば、かかる自己分類領域の中心部をN-海池型層 12が黄通し、毎板表面まで露出している。そし てソース危極18を形成すべく設けられたアルミ ニウム金銭等からなる金銭増17と接し、その界 而にショトキーパリアダイオード(以下、SBD と略記) 21を形成している。このSBD21は、 図示の記号で示したように金融関17mmがSBD 21のアノード側に、第2のN啡は型増12がカ ソード朝に対応している。

上記のように、自己分離領域の中心部にSBD

[尖庞例]

以下に、本発明の実施例を図を参照して説明する。

第1図は本発明の実施例を示す縫型世界効果トランジスタの概略領成図である。 図において、N'導電型拡張11上に、同一導電型で不純物源

21を形成してもこのSBD21の外側周辺を明むように、PN接合ダイオードFDが残存していることになる。

次に、第2図に上記実施例の変形例を示す。この変形例を第7図の従来型と比較すると、深いP 導電型領域13aは、一部に残しているが、その 中心部は第2のN導電型層12が基板表面にまで 露出し、上記実施例と同様の構成となっている。

なお、第2図において、第1図と同一の構成部 分には同一符号を付し、その群しい説明は省略す ×

さて、上記標準を等価回路的に示すと、第3図のようになる。この第3図と従来構造の第8図と比較すると、第3図では縦型電界効果トランジスタのソース電優18とドレイン電極19との間に、SBD21が並列接続され、かつ、頻線で示したように、PN接合型ダイオード(以下、FDと略記)10が残存した構造となっている。

ところで、これらSBD21およびFD10の 2つの内は似ダイオードの順方向電流特性は、第

特開平3-110867(4)

4 図に示すようになる。 図中、A, A' はSBD 21の順方向電流特性曲線、BはFD10の順方 向電流特性曲線を示している。また、機能に順方 向電圧(V)、縦軸に電流密度(I)を採ってあ る。この図から明らかのように、SBD21の前 様、形状をFD10に対して適宜進択することに よりSBD21の立ち上がり世圧VスとFD10 の立ち上がり低圧Vaとの関係をVA≦Vaに維持 することが可能となる。 V A ≦ V B の関係が維持さ れている叫は、第3回のソース能解18からドレ イン電極19に流れるダイオード電流は、FD1 OよりもSBD21中を優先して流れる。この場 合、SBD21は多数キャリアボチであるため、 FD10の逆回復時間 (たい) よりも短い じいを 有することになる。また、自己分離領域であるP 護斌型領域13の中心部にSBD21が設けられ ているので、FD10の実効素子領域面積が小さ くなる。このため、FDLO中の逆回復時の電荷 総最(Qrr)が小さくなり、その分、SBD21 とFD10とを合わせた内蔵ダイオード並列接続

体としてのしいが短縮されることになる。

ところで、上記のことは、SBD21の実用的な耐圧範囲(GO-200V)以下での場合であり、これをさらに耐圧の高いSBD21に設計すると、第4図の点線で示した順方向電流特性曲線A'となる。かかる場合に、立ち上がり電圧はVA'~ Voであるため、もはや上記VA≦Voの関係は成立しなくなり、しい短縮の効果が得られなくなる。したがって、SBD21の耐圧範囲を、上記関係を維持する範囲に設計することは重要なことである。

次に、上記本発明の構造を平面パターンとして 表わしたものを第5回および第6回に示す。

このうち、第5回は鬼型セル22を六角形状に配置したものであり、第6回は正方形セル23を正方形状に配置したものである。いずれも自己分離領域としてのP専世型領域の中心部に、機型世界効果トランジスタに内蔵されたSBD21が存在する。また、このSBD21の周辺部にそれぞれFD10がいずれの場合も残存している。

なお、上記構造の製作工程は、特に述べなかったが、従来から公知の選択拡散技術によって容易に実現することができる。ただ、ソース電優としてのオーミック性接触を維持しながら第2のN海電型層2の表面にSBD21を形成するという関
者を成立させる実用的な無処理条件が存在することは言うまでもない。

[発明の効果]

以上のように、本発明によれば、自己分離領域としてのP導性型領域の中心部を貫くように、第2のN導電型層をN導電型基板の一方の主表面に露出させてソース電機と接するようにし、かかる部分にショトキーバリアダイオード領域を形成したので、凝型電料効果トランジスタのソース電優ードレイン電極間に離れるダイオード地流が、PN接合型ダイオードよりもショトキーバリアダイオード中を優先して流れ、並回復時間(tr.)を短縮することができるなどの優れた効果がある。4、図面の簡単な段明


第1図および第2図は本発明の実施例である縦


型世界効果トランジスタの構成図、第3図はその等価同時間、第4回は経型世界効果トランジスタに内蔵されるショトキーバリアダイオードとPN接合型ダイオードの順方向特性曲線図、第5図および第6図は上記本発明の経型電界効果トランジスタの組成図、第8図はその等価回路図、第9図は上記従来の経型電界効果トランジスタの構成図、第8図はその等価回路図、第9図は上記従来の経型電界効果トランジスタの不能自動によるには、10図は従来の経型電界効果トランジスタの不都合を補うための同路図である。


10・・・PN核合型ダイオード、11・・・
N海電型基板、12・・・第2のN海電型層、1
3・・・P海電型領域(自己分離領域)、14・・・
第3のN海電型層、15・・・地線層、16・・・
ゲート電極、17・・・金属層、18・・・ソース電極、19・・・ドレイン電極、21・・・
ショトキーバリアダイオード、FD・・・PN核
合型ダイオード


特許出願人 日本インター株式会社

特開平3-110867(5)









特閒平3-110867(6)

